ふとＤ級アンプに思いをはせてみた

あれ？クロックが有る事を前提に設計するとなんて事無い？

単に目標電圧付近で発振すればいいんだよね？コンパレータで比較して、

クロックで時間を離散化するだけでOKじゃね？

それなら自由度高いしCPLDで作っても良いかも。簡単に計算モデル作ってみたけどLPFカットオフに対して十二分に高い周波数で駆動すればいいだけだし、

試しに書いてフィッティングしてみたら、600円のCPLDでも100MHz動作可能。

あとはFETが追いつくかが問題なだけか～。